[MMU]TLB Miss 后的 Hardware Table Walk及优化

当MMU enable时，软件对页表本身的访问也是使用虚拟地址，因而MMU page table中某些页表项是用来描述页表本身所在的 page的访问属性，软件使用load/store指令对页表项的访问使用这个属性。

摘要 x86-64架构的4级页表转换流程详解：当TLB未命中时，CPU的MMU会通过硬件table walk机制自动遍历页表。 该过程从CR3寄存器开始，依次访问PML4、PDP、PD和PT四级页表，每级通过虚拟地址的9位索引定位页表项，检查权限位并提取下一级基址。

This document is going to simplify and show an high altitude view of how the Linux kernel handles these page faults, creates tables and tables’ entries, check if memory is present and, if not, requests to load data from persistent storage or from ot

当 Page Table Walker 向内存发送的 PTW 请求得到回复时，会向 Page Cache 发送 refill 请求。 Mem 会将返回的页表项回填入 Page Cache，但 Page Table Walker 需要额外提供页表的虚拟页号、页表等级、页表类型等信息。

本文关于页表建立过程及相关函数。 mmu文件内的相关接口，是pgtable接口的更上层封装。 pgtable接口用于定义及页表entry的底层操作。 mmu接口则关注页表建立过程。 pxx table中的某个entry的pointer。 指针通过fixmap映射而来，通过++操作，可以遍历fixmap映射的所有entry。 页表创建函数，负责最终内核页表的建立。 会将Kernel Image的各个Section，映射到其编译时指定VA地址，为其创建出对应的页表项。 还会将已映射的内存重新map迁移到新的页

Below we see pseudo-code for the translation algorithm implemented in an MMU using a single-level table; VA and PA stand for virtual and physical addresses, and VPN and PPN are the virtual and physical page numbers.