Next generation SpyGlass CDCֿ

SpyGlass for FPGA provides a solution for early design analysis with asynchronous clock domain crossing analysis at the RTL design phase.

Synopsys SpyGlass Lint is an integrated static verification solution for early design analysis with the most in-depth analysis at the RTL design phase.

SpyGlass 平台使用许多先进的算法和分析技术，在设计流程之初的RTL 阶段就可以洞察有关设计。它的功能类似于设计工程师和管理人员的交互式指导系统，为复杂的SoC 找到 ...

2018年3月13日 — SpyGlass 的一些基本概念 · 1.Rule: 是SpyGlass 进行RTL分析的最小单位. · 2.Goal: 是一系列相关Rule的集合,组合起来完成RTL分析的某个特定任务. · 3.Sub- ...

Synopsys SpyGlass provides insight about designs early in the process at RTL, enabling efficient verification and optimization of SoC designs.

Synopsys VC SpyGlass 集成了先进的算法和分析技术，可在RTL 阶段的早期为设计人员提供有关其设计的详细信息和见解。

2021年11月3日 — VC Spyglass作为Synopsys推出的期望继承Spyglass的新一代产品，兼容原有Spyglass的Use Mode，提供更高性能和更多功能，和PT/DC工具的命令兼容，采用Verdi ...

VC SpyGlass Lint uses inbuilt formal techniques to pinpoint deeper functional problems in RTL designs without requiring test benches or assertions. The ...

Synopsys VC SpyGlass integrates advanced algorithms and analysis techniques that provides designers detailed information and insights about their design much ...